实验 2：组合电路和时序电路设计

我根据实验 2 的课件要求和自己当时提交的 PDF、Markdown、图片与 Logisim 电路文件，整理了这篇作业。

实验任务

1. 用与非门搭接三人表决电路；
2. 检测 74LS138 的逻辑功能，再用它和与非门实现三人表决；
3. 检测 74LS153 的逻辑功能，并用它实现三人表决；
4. 检测 74LS283 的逻辑功能，搭接余三码电路与标志电路；
5. 用与非门和 CD4027 搭接带清零端的十六进制同步加法计数器。单脉冲作用下，四位输出应从 $0000$ 依次计到 $1111$，再回到 $0000$。

查看我当时的提交与实现

三人表决电路

我在报告中采用的多数表决函数是

$$F=AB+BC+CA.$$

用 74LS138 实现时，我在报告中把表决通过的输入写成

$$F=m_3+m_5+m_6+m_7,$$

再利用译码器的低有效输出与与非门合成。

使用 74LS153 时，我在报告中写出的数据选择关系为

$$F=m_1C+m_2C+m_3.$$

74LS283 余三码与标志电路

余三码电路利用四位加法器给 8421 码加 $0011$。我在报告中使用的标志函数为

$$Y=A_3A_4+A_4A_2.$$

十六进制同步加法计数器

我在报告中用 CD4027 的四个 JK 触发器构成从 $0000$ 到 $1111$ 的同步加法计数器，并记录了实际波形和 Logisim 仿真。