2019–2020 学年第二学期期末真题（A 卷）

来源为 2019-2020.pdf 与 2019-2020（2）.pdf。前者是八页扫描版，后者是四页清晰电子版，题目完全相同；后者不是补页或答案，因此这里只发布一套。卷面日期为 2020 年 6 月 14 日，考试时间为 9:00–12:00。

以下题干按清晰电子版转写。每个折叠块都是依据题面与课程知识整理的参考解法，不是源文件答案。

一、回答问题（20 分）

1. 八位补码运算

用补码计算 $-15-12$ ，设字长 $n=8$ 。

2. CMOS 与 TTL 门互连

与非门 $G_1$ 为 CC4011， $G_2$ 为 74LS00。指出图示连接的问题并画出改正电路。

第一题第 2 小题 CMOS 与 TTL 门

3. TTL 门输入端电压

图中 $V_{CC}=5\text{ V}$ 。用万用表测量 $V_{I2}$ 对地电压，求读数。

第一题第 3 小题 TTL 输入电路

4. 维持阻塞 D 触发器时序

估算图中维持阻塞型边沿 D 触发器时钟 $CP$ 的最小周期 $T$ 。门延迟 $t_{pd}=0.5\text{ ms}$ ，数据保持时间 $T_h=1\text{ ms}$ ，触发器从时钟上升沿到 $Q$ 可靠翻转的时间为 $2\text{ ms}$ 。

第一题第 4 小题 D 触发器时序

展开第一题参考解法

八位补码为
$[-15]_{\text{补}}=11110001,$ $[-12]_{\text{补}}=11110100.$
相加并舍去最高位进位：
$11110001+11110100=11100101.$
$11100101$ 表示 $-27$ ，没有溢出。
图中不能把未使用的 CMOS 或 TTL 输入端悬空；如果 74LS00 的两个输入都并接在 CC4011 输出上，还会把一个逻辑信号变成两个 TTL 输入负载，必须核对 CC4011 的低电平灌电流能力。改法是只用 74LS00 的一个输入接 CC4011 输出，另一个输入明确接逻辑 1；所有未使用的 CC4011 输入也分别固定到确定电平。若器件手册给出的 CC4011 灌电流仍不足，则在两者之间增加缓冲级。
原题没有列出晶体管压降，按教材常用的 $V_{BE}\approx0.7\text{ V}$ 二极管近似计算。设两个输入发射极电压都约为 $V_I$ ，则
$\frac{5-(V_I+0.7)}{4\text{ k}\Omega}=\frac{V_I}{51\Omega}+\frac{V_I}{20\text{ k}\Omega}.$
解得
$V_{I2}\approx V_I\approx0.054\text{ V}.$
真实万用表读数会随器件结压和表内阻略有变化，核心结论是该点被另一低电平输入钳在接近 0 V，而不是悬空输入常见的高电平。
从前级触发器时钟沿到后级 D 端稳定，最长路径约为
$2\text{ ms}+2\times0.5\text{ ms}=3\text{ ms}.$
数据在时钟沿后 $3\text{ ms}$ 才改变，已经大于 $1\text{ ms}$ 保持时间。题面没有给准备时间，按所给参数只能估算
$T_{\min}\approx3\text{ ms}.$
若实际器件另有准备时间，还要把它加到最小时钟周期中。

二、扩展 32 选 1 数据选择器（10 分）

用一片四选一数据选择器 74LS153 和四片八选一数据选择器 74LS151，扩展成 32 选 1 数据选择器并画出连接图。

展开第二题参考解法

把 32 路数据分成四组，每组八路：

低三位选择信号 $A_2A_1A_0$ 同时接到四片 74LS151；
第 $k$ 片 74LS151 接收 $D_{8k}$ ～ $D_{8k+7}$ ，四片均使能；
四片 74LS151 的输出分别接 74LS153 的四个数据输入；
高两位选择信号 $A_4A_3$ 接 74LS153 的选择端；
74LS153 输出即为 32 选 1 的总输出。

低三位先在组内选一路，高两位再从四组结果中选一路。

三、十个共阳极 LED 循环点亮（10 分）

设计十个彩色共阳极发光二极管依次循环点亮的控制电路。下一个点亮时，上一个同时熄灭。画出时序图和实现电路。

展开第三题参考解法

用 74LS160 产生 BCD 状态 $0000$ ～ $1001$ ，再接一片 74LS42 十进制译码器。74LS42 的十个输出低有效，正好适合共阳极 LED：每个输出经限流电阻接一只 LED 阴极，公共阳极接电源。

计数器每来一个时钟加一，74LS42 只有当前编号的输出为低，于是只有对应 LED 点亮。时序图就是 $Y_0$ ～ $Y_9$ 依次出现一个时钟宽的低脉冲，随后重新回到 $Y_0$ 。

四、主从与下降沿 JK 触发器（10 分）

两个 TTL JK 触发器分别采用主从触发和下降沿触发。主触发器输出为 $Q_m$ ，从触发器输出为 $Q_1$ ；下降沿触发器输出为 $Q_2$ 。根据题图输入画出三个输出，初态均为 0。

第四题 JK 触发器输入波形

展开第四题参考解法

下降沿触发器只在每个 $CP$ 下降沿前读取 $J,K$ 。按图从左到右，七个下降沿后的 $Q_2$ 为

0,0,1,0,0,0,1.

主从触发器的主级在 $CP$ 高电平期间响应输入，从级在下降沿接收主级状态。第五个高电平刚开始时 $J=K=1$ ，所以主级先翻到 1；随后 $J,K$ 在同一高电平内变成 0，主级保持刚才的 1。因此七个下降沿后的 $Q_1$ 为

0,0,1,0,1,0,1.

$Q_m$ 在各高电平窗口内依次呈现 0、0、1、0、1；第六个高电平内由 1 变 0，第七个高电平内由 0 变 1。把这些变化投到题图的竖直辅助线上即可补全波形。主从与下降沿型在第五个时钟产生差异，正是本题考点。

五、四位串行数据检测（10 分）

用一片 74LS194 和一片 74LS151 设计串行数据检测电路。四位数据从 74LS194 的 $D_R$ 端输入，先输入高位；当数据是 3 的倍数时 $Y=1$ ，否则 $Y=0$ 。可增加适当基本门。

展开第五题参考解法

四位无符号数中，3 的倍数为

0,3,6,9,12,15.

串行装入结束后，先按 74LS194 的实际移位方向把寄存器输出重排成数值位 $b_3b_2b_1b_0$ 。用 $b_2b_1b_0$ 作 74LS151 的选择端，把 $b_3$ 当作数据变量，接线为

D_0=\overline{b_3},

D_1=b_3,

D_2=0,

D_3=\overline{b_3},

D_4=b_3,

D_5=0,

D_6=\overline{b_3},

D_7=b_3.

这样八种低三位地址下，恰好只让 0、3、6、9、12、15 输出 1。

六、用 32×8 ROM 扩展 128×8 存储器（10 分）

用图示 $32\times8$ ROM 实现 $128\times8$ 存储器系统，画出连接图。

第六题 ROM

展开第六题参考解法

$128/32=4$ ，所以需要四片 $32\times8$ ROM。

系统低五位地址 $A_4$ ～ $A_0$ 并联到四片 ROM 的地址端；
高两位地址 $A_6A_5$ 接二线—四线译码器；
译码器四个低有效输出分别接四片 ROM 的低有效片选端；
四片 ROM 的八位数据输出并接到系统数据总线 $D_7$ ～ $D_0$ 。

高两位只选中一片 ROM，低五位在该片内部选择一个字，容量即为 $2^7\times8=128\times8$ 。

七、74LS160 与 AD7524 输出波形（10 分）

图中 AD7524 为八位倒 T 型电阻网络 D/A 转换器， $V_{REF}=-8\text{ V}$ ，低四位数据端及 $\overline{CS}$ 、 $\overline{WR}$ 接地；74LS160 为同步十进制计数器。画出 $U_O$ 波形并标出各电平幅值。

第七题计数器与 D/A 转换器

展开第七题参考解法

74LS160 的 $Q_2Q_0=11$ 时，图中的与非门令同步置数端有效，所以下一个时钟装入 $0000$ 。稳定计数序列为

0,1,2,3,4,5,0.

因此它是模 6 计数器。

图中 $Q_0,Q_1,Q_2,Q_3$ 分别送到 AD7524 的四个高权位，且 $V_{REF}=-8\text{ V}$ 经反相电流—电压转换得到正输出。六个状态对应

U_O=0,4,2,6,1,5\text{ V},

随后重复。画阶梯波时，每个电平保持一个时钟周期，最大值为 $6\text{ V}$ 。

八、八位学号循环显示（20 分）

选用门电路和集成芯片，实现八位学号的循环显示。先产生 $32\text{ Hz}$ 脉冲，再分频为 $1\text{ Hz}$ 时钟；写出表达式和计算过程，画出全部电路。

展开第八题参考解法

题目要求考生填自己的学号，原卷没有统一的八位数字，因此这里只给通用设计，不公开或编造我的具体学号。

可用 555 多谐振荡器产生约 $32\text{ Hz}$ ：

f\approx\frac{1.44}{(R_1+2R_2)C}.

例如取 $C=1\mu\text{F}$ 、 $R_1=5\text{ k}\Omega$ 、 $R_2=20\text{ k}\Omega$ ，可得约 $32\text{ Hz}$ 。再串联五级二分频触发器：

32\text{ Hz}\div2^5=1\text{ Hz}.

$1\text{ Hz}$ 驱动模 8 计数器，三位地址接 ROM。ROM 的地址 0～7 依次存八个学号数字的七段码，七位输出经限流和驱动后接数码管 a～g 段。若使用单只数码管，计数器每秒换一个 ROM 地址；若使用八只数码管，还需要位选扫描电路。