计算机组成实验 3：Logisim 组合电路

我保留的实验目录中只有三个 Logisim 提交文件，没有独立题目文件。下面只记录文件中可以直接确认的电路层级，我不反推未保存的端口约束、功能码或评分标准。

根据我提交的文件还原的任务

1. 4位全加器.circ
2. 4位ALU.circ
3. 投票电路.circ

查看我提交的内容与结构

提交文件	文件中的电路层级
4位全加器.circ	main、4bit_adder、1bit_adder
4位ALU.circ	main、alu
投票电路.circ	main、vote0、1bit_adder、4bit_adder

从文件可确认：全加器按“1 位单元到 4 位组合”的层级组织；ALU 的主数据宽度为 4 位，并有 2 位控制输入；投票电路复用了加法器子电路。源目录没有保存题面，因此我不为控制输入补写操作编码，也不判定投票通过阈值。