速成 · 数字电子技术基础

数字电路的主线非常清楚：用 0/1 表示信息，用逻辑门计算，用触发器记住过去，再把这些模块组合成能工作的系统。

全课分成五层

层次	关心什么	典型题型
表示	数怎样编码成位串	进制转换、补码、溢出、BCD、Gray 码
逻辑	位串关系怎样写成函数	真值表、逻辑式、最小项、Karnaugh 图
组合电路	输出只由当前输入决定	译码器、MUX、加法器、编码器、比较器、冒险
时序电路	输出还依赖历史状态	触发器、状态表、计数器、状态机、自启动
接口与实现	真实器件怎样连起来	TTL/CMOS 参数、555、RAM、DAC/ADC、实验测量

数制与编码

$r$ 进制数的权展开：

$$(a_{n-1}\cdots a_0.a_{-1}\cdots)_r =\sum_i a_i r^i.$$

二、八、十六进制之间可按 3 位或 4 位二进制分组转换。十进制小数转二进制用“乘 2 取整”，可能得到无限循环，必须注明精度。

$n$ 位补码表示范围

$$-2^{n-1}\le x\le2^{n-1}-1.$$

补码加法直接丢弃最高进位；有符号溢出看最高位和次高位进位是否不同，或看“两个同号数相加却得到异号结果”。进位不等于溢出。

逻辑函数与化简

Boolean 代数中 $+$ 是或、相乘是与、上划线是否。De Morgan 定律：

$$\overline{AB}=\bar A+\bar B,\qquad \overline{A+B}=\bar A\bar B.$$

Karnaugh 图把相邻最小项按 Gray 码排列。化简步骤：

1. 按 $1,2,4,8,\dots$ 个格子成组；
2. 允许上下、左右绕回相邻；
3. 组尽量大、数量尽量少；
4. 每个必需主蕴含项至少覆盖一次；
5. 无关项 $d$ 可用可不用，以更简为准。

组合电路设计固定为：文字要求 → 输入输出定义 → 真值表 → 化简 → 选器件 → 画电路并检查有效电平。

常用组合模块

• 译码器：$n$ 位代码选择 $2^n$ 个输出之一；有效低输出时逻辑式要按低电平理解。
• 数据选择器：选择地址决定哪一路数据到输出；也能把选择变量当地址、剩余变量接数据端来实现逻辑函数。
• 半加器：$S=A\oplus B,C=AB$。
• 全加器：$S=A\oplus B\oplus C_{in}$，进位由至少两个输入为 $1$ 决定。
• 优先编码器：多个输入同时有效时只编码最高优先级，并配合有效标志。
• 比较器：从最高位向最低位逐级判断，大位一旦不同便决定结果。

门延迟会让不同路径的信号到达时间不同，产生窄毛刺。Karnaugh 图中相邻的两个 $1$ 若没有被同一组覆盖，可能有静态 1 冒险；增加冗余共识项可消除。

触发器与时序逻辑

触发器把一位状态 $Q^n$ 保存到下一时刻。常用特性方程：

$$D:\quad Q^{n+1}=D,$$ $$JK:\quad Q^{n+1}=J\bar Q^n+\bar KQ^n,$$ $$T:\quad Q^{n+1}=T\oplus Q^n.$$

同步时序电路分析：写输出方程和激励方程 → 代触发器特性方程 → 状态表 → 状态图 → 判断功能和自启动。

设计则反过来：需求 → 原始状态图 → 状态化简 → 状态编码 → 次态/输出表 → 用所选触发器激励表求逻辑函数 → 画电路 → 检查无效状态能否回到有效循环。

真实门电路与时序

逻辑 0/1 不是精确的 0 V 和电源电压，而是电平范围。连接 TTL/CMOS 时要核对：

• 输入高低阈值和输出高低电平；
• 噪声容限；
• 输入/输出电流与扇出；
• 传播延迟、上升下降时间；
• 未用输入端的正确处理。

三态门的高阻态不是逻辑 0；它用于多个设备共享总线。OC/OD 输出需要外接上拉，并可实现线与。

脉冲、存储与转换

施密特触发器用不同的上升、下降阈值形成滞回，适合整形和抗噪；单稳态被触发后只维持一段暂稳时间；多谐振荡器没有稳定态，持续产生时钟。555 定时器用 $1/3V_{CC}$ 和 $2/3V_{CC}$ 两个比较阈值实现这些功能。

RAM 由存储阵列、地址译码、读写和片选电路组成。SRAM 用触发器保持，速度快、单元大；DRAM 用电容电荷存储，密度高但要刷新。容量扩展分为位扩展和字扩展。

DAC 把数字码按权重转换成模拟量，ADC 先采样量化再编码。常看指标：分辨率、满量程、转换误差和转换时间。理想 $n$ 位量化步长约为满量程除以 $2^n$，但具体是否用 $2^n-1$ 要按器件定义。

考场最后检查

• 题目采用正逻辑还是低有效；
• Karnaugh 图顺序是否是 Gray 码；
• 组合电路是否考虑无关项和冒险；
• 触发器是在电平、上升沿还是下降沿动作；
• 状态机有没有检查未用状态和自启动；
• 器件输出能否直接相连，是否需要上拉或三态；
• 数模题的位权、参考电压符号和满量程定义是否一致。